近日,日本東京大學與北陸先端科學技術大學院大學(JAIST)研發出一種通過“原子層堆積法(ALD法)”而非傳統的濺射法來進行氧化物半導體-氧化銦(In2O3)鍍膜的技術,并成功開發出了三維通道型鐵電體及反鐵電體晶體管存儲器。
該成果是東京大學生產技術研究所的小林正治副教授和JAIST先端科學技術研究科的浦岡行治教授組成的聯合研究團隊取得的,并于美國夏威夷州當地時間6月11日~12日舉行的2022 IEEE Symposium on VLSI Technology and Circuits的專題研討會IEEE Silicon Nanoelectronics Workshop 2022上發表。(詳見:https://snw2022.conf.nycu.edu.tw/ )
大容量記憶存儲通常是用NAND(計算機存儲設備),但由于其耗電量大所以普遍認為不適合用于物聯網設備(IoT)。鐵電體晶體管(FeFET)存儲器由于其鐵電體性質耗電量小,但此前人們并不知道它可以實現NAND那樣高密度的三維垂直通道結構。特別是3D NAND這樣的通道如果使用多晶硅的話,由于多晶硅的低遷移率導致讀取速度緩慢、鐵電體和多晶硅之間會形成低介電常數層而導致電荷捕獲的可靠性降低和寫入電壓無法降低等問題就會出現。為了解決這些問題,研究團隊試著用IGZO等氧化物半導體為渠道的FeFET存儲器,發現理論上是有可能實現的。不過,要想對氧化物半導體進行三維結構的鍍膜,以往的濺射法的話鍍膜的沉積性難度非常高,為了實現ALD法研究團隊開發了用In2O3進行鍍膜的技術。用ALD法實際做出了將In2O3進行三維結構的均勻鍍膜,所做出的薄膜晶體管的遷移率超過了40cm2/Vs。
此外,團隊還使用ALD法試制了以二氧化鋯(HfZrO2)鐵電體為柵極絕緣體的FeFET存儲器,如理論預期,1.5V的存儲窗口(閾值電壓差)、超過1萬次的讀寫耐性、保持特性超過1000秒。
配圖:(a)將氧化物半導體通道化的三維垂直通道型FeFET的模式圖。柵極絕緣體使用的是鐵電體HfO2。
(b)將氧化物半導體進行三維結構鍍膜的問題及解決方法。通過使用ALD法,實現三維結構的均勻鍍膜。
出處:發布會PDF
該研究團隊還有一個方案,將二氧化鋯(ZrO2)作為絕緣膜的“反鐵電體晶體管”(AFeFET)。氧化物半導體是N型半導體,雖然容易吸引大多數載體的電子,但是少數載體的正孔卻很難。于是根據程序狀態下刪除狀態的保留特性容易退化這一特征,通過使用反鐵電體,即便是不吸引少數載體電子也可以進行刪除動作,得以改善刪除狀態的保留特性。
配圖:(a)試制的三維垂直通道型FeFET的切面透視式電子顯微鏡圖像。鐵電體HfO2和氧化物半導體In2O3一起均勻鍍膜。
(b)試制的原型裝置的整體截面模擬圖。
出處:發布會PDF
通過該研究的實際論證,這一技術的高密度和低電耗特性使其可以應用于物聯網(IoT)設備的記憶存儲器上,需要廣泛使用大數據的社會服務項目就指日可待了。
Copyright © 2002-2022 北京三吉世紀科技有限公司版權所有 京ICP備14025030號-1 北京市開發區分局11030102011349